

目次

1 範囲	1	5 機械的 / 物理的特性	13
1.1 目的	1	5.1 HDI の形体サイズ	13
1.2 文書の分類体系(階層)	1	5.1.1 PTH ビアの最小ホールサイズ	14
1.3 単位に関する表記	1	5.2.1 HDI タイプ I の構成 - 1[C]0 または 1[C]1	14
1.4 解釈	1	5.2.2 HDI タイプ II の構成 - 1[C]0 または 1[C]1	15
1.5 HDI タイプの分類	1	5.2.3 HDI タイプ III の構成 - $\geq 2[C] \geq 0$	16
1.5.1 コアタイプ	1	5.2.4 HDI タイプ IV の構成 - $\geq 1[P] \geq 0$	18
1.5.2 HDI のタイプ	1	5.2.5 タイプ V 構成(コアレス) - 層ペアの使用	18
1.6 生産可能性レベル	1	5.2.6 タイプ VI の構成	19
1.7 ビアの形成	2		
1.8 設計特性	2	6 電気的特性	19
2 関連文書	2		
2.1 IPC	2	7 熱管理	19
3 一般要求事項	3	7.1 HDI 上のバンプ相互接続の熱管理	
3.1 用語および定義	3	に関する考慮事項	21
3.1.1 マイクロビア	3	7.1.1 ケースとケース間の熱モデル	22
3.1.2 キャプチャランド(ビアトップランド)	3	7.2 HDI 基板を介した熱流管理	23
3.1.3 対象ランド(ビアボトムランド)	3		
3.1.4 スタックマイクロビア	3	8 部品および組立に関する問題	25
3.1.5 スタガードマイクロビア	3	8.1 取付けに関する一般要求事項	25
3.1.6 深さ可変のマイクロビア	4	8.1.1 フリップチップ設計に関する考慮事項	25
3.2 設計上のトレードオフ	4	8.2 テストポイントの間隙(電気試験)	25
3.3 設計レイアウト	4		
3.3.1 設計に関する考慮事項	5	9 ホール / 相互接続	26
3.4 密度の評価	5	9.1 マイクロビア	26
3.4.1 ルータビリティ予測手法	5	9.1.1 マイクロビアの形成	26
3.4.2 設計の基本	6	9.2 ビア相互接続のばらつき	29
3.4.3 HDI ルーティングの密度要因	7	9.2.1 スタックマイクロビア	29
4 材料	10	9.2.2 スタックビア	29
4.1 材料の選定	10	9.2.3 スタガードビア	29
4.1.1 補強材に関する考慮事項	10	9.2.4 深さ可変のビア / マイクロビア	30
4.1.2 非補強材に関する考慮事項	10		
4.2 種類別の材料の説明	10	10 回路特性に関する一般要求事項	30
4.2.1 絶縁材料	10	10.1 導体の特性	30
4.2.2 導電経路の材料(層内または層間)	11	10.1.1 導体のバランス	30
4.2.3 絶縁機能と導電機能を持つ材料	11	10.2 ランドの特性	30
4.3 銅はく	11	10.3 トレードオフ設計プロセス	31
4.4 埋め込み電子部品	12	10.3 ビアとランドの密度	30
4.4.1 埋め込み抵抗	12	10.3.1 配線要素設計プロセス	31
4.4.2 埋め込みコンデンサ	12	10.3.2 入出力(I/O)変数	32
4.4.3 埋め込みインダクタ	12		
4.5 フレキシブルプリント基板での HDI	12	11 文書類	32
		12 品質保証	32

図		表	
図 1-1	カラーコード	図 7-5	ワイヤーボンディングの近似熱モデル
図 3-1	マイクロビアの定義	図 7-6	フリップチップの例
図 3-2	キャプチャおよび対象ランド (マイクロビア)	図 7-7	フリップチップの近似熱モデル
図 3-3	スタガードビア	図 7-8	チップアンダーフィルの例
図 3-4	スタガードマイクロビア	図 7-9	チップアンダーフィルの近似熱モデル
図 3-5	深さ可変のマイクロビア	図 7-10	サーマルペーストの例
図 3-6	穴ピッチと形体サイズによってチャンネル 幅が決まる	図 7-11	サーマルペーストの近似熱モデル
図 3-7	チャンネルあたりの穴ピッチと導体の組み 合せ	図 7-12	熱抵抗
図 3-8	信号導体の電磁場効果	図 7-13	並列抵抗
図 3-9	部品を分散配置する際のフィージビリティ スタディの例	図 7-14	金属の熱特性
図 3-10	電圧層とグラウンド層の配置例	図 8-1	フリップチップの接続
図 3-11	BGA パッケージのルーティングとビアグリ ッド (100 ピン、0.8 mm ピッチの例)	図 9-1	PID、レーザ、およびプラズマ方法による ビア形成の製造工程概要
図 5-1	タイプ I の HDI 構成	図 9-2	マイクロビアの製造工程
図 5-2	タイプ II の HDI 構成	図 9-3	マイクロビアを用いて HDI を製造する 方法の断面図
図 5-3	タイプ III の HDI 構成	図 9-4	商用製造 PID 基板の例
図 5-4	スタックマイクロビアを備えたタイプ III の HDI 構成	図 9-5	ビアに導電ペーストを用いた HDI 基板
図 5-5	スタガードマイクロビアを備えたタイプ III の HDI	図 9-6	スタックマイクロビア
図 5-6	深さ可変のブラインドビアを備えた タイプ III の HDI	図 9-7	スタックビア
図 5-7	タイプ IV の HDI 構成	図 9-8	スタガードマイクロビア
図 5-8	コアレスのタイプ V の HDI 構成	図 9-9	スタガードビアの等角図
図 5-9	タイプ VI の構成	図 9-10	深さ可変のビア / マイクロビア
図 7-1	HDI 熱経路の関係	図 10-1	配線設計プロセスのフローチャート
図 7-2	HDI に搭載されたチップスケールおよび フリップチップ部品の熱管理		
図 7-3	バンプ相互接続の等価モデル		
図 7-4	ワイヤーボンディングの例		
		表 3-1	PCB 設計 / 性能トレードオフチェックリスト
		表 5-1	HDI 構造の代表的な形体サイズ
		表 5-2	推奨最小ドリルホールサイズ
		表 7-1	各種バンプオプションの代表的な熱抵抗 (3 層チップ)
		表 7-2	代表的なバンプ (150 μ m) 熱抵抗 (多層金属チップ)
		表 9-1	アニュラリング (最小)